매스웍스는 자사의 모델 기반 설계 및 시뮬레이션 설루션인 매트랩(MATLAB)과 시뮬링크(Simulink)의 최신 버전인 릴리스 2026b(이하 R2026b)를 발표했다. 이번 릴리스는 소프트웨어와 전자, AI가 유기적으로 맞물리는 복잡한 시스템 개발에서 검증과 배포 과정을 간소화하는 데 중점을 두었다. 최근 엔지니어링 분야에서는 여러 기술이 융합되면서 시스템 구조가 한층 복잡해지고 있다. 이에 따라 개발 현장에서는 공통 모델을 바탕으로 수많은 파생 설계와 구성을 관리하고, 이를 검증하며 대규모로 배포하는 데 따르는 부담이 커졌다. 매스웍스는 R2026b를 통해 구성 관리, 외관 검사, 테스트 자동화, 시스템 검증 전반을 지원하는 새로운 기능을 대거 선보였다고 설명했다. 이번 버전에는 시뮬링크 배리언트 매니저(Simulink Variant Manager), 비주얼 인스펙션 툴박스(Visual Inspection Toolbox), 폴리스페이스 테스트 서버(Polyspace Test Server)가 새로 포함됐다. 시뮬링크 배리언트 매니저는 모델과 시스템 아키텍처 전반에서 늘어나는 파생 설계를 체계적으로 다룰 수 있도록 돕는다. 개발 과정 전반의 추적성과 일관성을 높여 플랫폼 기반 설계를 원활하게 진행할 수 있게 한다.     비주얼 인스펙션 툴박스는 AI와 컴퓨터 비전 기술을 접목해 제조 현장의 외관 검사 시스템 개발을 단순화한다. 결함 위치 파악과 이상 탐지, 정밀 측정 작업을 자동화할 수 있다. 함께 선보인 포인트 클라우드 툴박스(Point Cloud Toolbox)는 라이다(LiDAR), 레이다, 카메라, SLAM(위치추정 및 지도작성) 기반의 워크플로를 확장해 로보틱스와 운송 분야의 자율 인식 시스템 개발을 뒷받침한다. 소프트웨어 품질 관리를 위한 폴리스페이스 테스트 서버는 C 및 C++ 임베디드 소프트웨어의 테스트와 코드 커버리지 분석을 자동화한다. 자동화 서버 환경에서 단위 및 통합 테스트를 수행해 수작업 검증 부담을 덜고, 관련 규정 준수 작업을 수월하게 마칠 수 있도록 지원한다. 주요 제품군의 모델링 및 연동 기능도 개선됐다. 매트랩은 새로운 프로젝트 파일 형식과 구글 시트 연동, 소스 제어 개선으로 협업 편의를 넓혔다. 시뮬링크는 재사용 가능한 퍼블리시 모델과 AI 기반 프로파일링 도구를 지원한다. 이 밖에도 항공우주 툴박스의 궤도 및 비행체 모델링 확장, 오디오 툴박스의 가상 음향 평가 기능, 시계열 AI를 다루는 딥러닝 워크플로, AMD 시스템온칩(SoC) 및 FPGA(프로그래머블 반도체)를 지원하는 하드웨어 공동 설계 기능 등이 고루 보강됐다. 매스웍스는 이번 업데이트를 통해 엔지니어링 팀이 개발 복잡성을 줄이고, 아이디어 구상부터 완성품 제작에 이르는 전 과정을 한층 빠르게 이끌어갈 수 있을 것으로 기대한다고 밝혔다. 매스웍스의 아비나시 네헤미아 설계 자동화 부문 제품 관리 및 마케팅 총괄은 “엔지니어링 조직은 소프트웨어, AI, 전자 및 커넥티드 시스템을 결합한 더욱 정교한 제품을 개발하는 동시에 품질과 규정 준수를 확보하고 개발 속도까지 유지해야 하는 과제에 직면해 있다”면서, “R2026b는 엔지니어링 팀이 설계, 시뮬레이션, 테스트, 배포 워크플로를 연결할 수 있도록 지원한다. 이를 통해 복잡성을 관리하는 데 드는 시간을 줄이고 개념 단계에서 실제 제품화 단계까지 보다 신속하게 진행할 수 있다”고 말했다.

지멘스 디지털 인더스트리 소프트웨어, 지멘스 EDA 사업부는 Arm과 협력해 에이전틱 AI 워크로드 처리에 최적화된 AGI CPU의 성능과 안정성을 검증한다고 밝혔다. 이를 통해 차세대 에이전틱 AI 환경에서 즉시 운용할 수 있는 대규모 AI 인프라 구현을 지원한다. Arm의 AGI CPU는 Arm 네오버스 컴퓨트 서브시스템(Neoverse Compute Subsystem)인 CSS(씨에스에스) V3 플랫폼을 기반으로 설계되었다. 이 CPU는 에이전틱 AI와 클라우드 데이터센터 환경에서 높은 성능과 에너지 효율을 동시에 구현할 수 있도록 개발됐다. 지멘스의 벨로체 스트라토 CS(Veloce Strato CS) 하드웨어 지원 검증 플랫폼은 개별 서브시스템부터 전체 시스템까지 단계적으로 AGI CPU를 검증했다. 칩 최종 설계 확정인 테이프아웃 전에 대형 클라우드 사업자가 요구하는 성능, 레이턴시, 전력 기준을 달성하도록 도왔다.     Arm은 지멘스의 하드웨어 지원 검증(HAV), 에뮬레이션, 프로토타이핑 설루션을 활용해 네오버스 V 시리즈 CSS의 설계 복잡성과 성능 요구사항을 해결했다. 해당 워크플로는 하이퍼스케일러 환경을 위한 핵심 성능 지표 검증을 지원하기 위해 Arm과 협력해 구성했다. Arm은 AGI CPU가 에이전틱 AI와 고성능 컴퓨팅(HPC) 환경에서 전력 대비 성능 측면의 큰 도약을 이룬 제품이라고 밝혔다. 이 제품은 네오버스 V 시리즈 코어, 고속 인터커넥트, PCIe Gen6, NVMe, CXL 등 다양한 기술을 하나로 통합한 멀티 다이 구조를 가진다. 이 때문에 기존 EDA 툴만으로는 필요한 수준의 검증을 수행하기 어렵다. 지멘스의 벨로체 프로FPGA CS(Veloce proFPGA CS) 프로토타이핑 플랫폼은 벨로체 스트라토 CS가 칩 전체 검증을 맡을 뿐만 아니라, 실제 칩 생산 이전 단계의 소프트웨어 개발을 앞당긴다. 벨로체 프로FPGA CS는 실시간에 가까운 속도로 동작하는 FPGA 기반 시제품을 제공한다. 소프트웨어 팀이 칩 양산보다 수개월 먼저 검증, 드라이버 개발, 시스템 초기 구동을 시작할 수 있도록 지원한다. 지멘스는 이를 통해 빠듯한 칩 출시 일정에 맞춰 소프트웨어를 준비하고, 하이퍼스케일러의 핵심 배포 일정 리스크를 줄일 수 있다고 밝혔다. 지멘스의 검증 및 구현 설루션은 Arm CPU 설계 환경에 자연스럽게 통합되어 빠르고 부담 없는 도입을 지원한다. Arm AGI CPU 개발에 활용된 벨로체 스트라토 CS 기술은 Arm 라이선시, SoC 설계자, 생태계 파트너에게도 동일하게 제공된다. 이를 통해 혁신 속도를 높이고 개발 리스크를 낮춘다. 동시에 에이전틱 AI 업계 전반의 예측 가능한 제품 출시를 지원하는 생태계가 형성된다. Arm 네오버스 CSS 플랫폼을 기반으로 자체 칩을 개발하는 하이퍼스케일러에게 이러한 검증 기술 접근성은 초대규모의 실제 적용 환경에서도 설계 신뢰성을 확보할 수 있는 경로를 제공한다. 지멘스 디지털 인더스트리 소프트웨어의 장 마리 브루네(Jean Marie Brunet) 하드웨어 지원 검증 부문 수석 부사장은 “Arm AGI CPU는 에이전틱 AI 혁신을 향한 업계의 도전 의지를 상징한다”면서, “Arm과의 협력을 통해 지멘스의 검증 기술이 네오버스 CSS 전체를 완전한 SoC 수준에서 업계 최고의 성능과 채널 대역폭으로 검증할 수 있음을 입증했다”고 말했다. 이어서 “이번 성과는 AI 인프라의 한계를 함께 넓혀가겠다는 양사의 공동 의지를 보여주며, 점점 복잡해지는 설계 과제에 직면한 Arm 생태계 고객들과 함께 성장하는 지멘스 설루션의 역량을 확인시켜 준다”고 덧붙였다. Arm의 카리마 드리디(Karima Dridi) 프로덕티비티 엔지니어링 부문 부사장은 “현대 AI 컴퓨팅 플랫폼의 규모와 복잡성은 한층 높은 수준의 검증을 요구한다”면서, “지멘스의 설루션은 다수의 벨로체 스트라토 CS 장비를 연동한 대규모 Arm AGI CPU 전체 시스템 검증을 가능하게 해, 하이퍼스케일러가 요구하는 성능과 효율 기준을 충족하는 데 기여했다”라고 말했다.

매스웍스는 한국전자통신연구원(ETRI)이 매스웍스의 매트랩(MATLAB)과 시뮬링크(Simulink)를 활용하여 직교형 레이더 신호 송수신용 실시간 신호처리 모듈을 개발했다고 발표했다. 이 모듈은 내셔널인스트루먼트(NI) FPGA(Field-Programmable Gate Array) 기반 레이더 에뮬레이션 동작을 가속화한다. ETRI 입체통신연구소의 전파연구본부는 소출력 레이더 시스템에서 동작하는 직교형 레이더 신호 송수신이라는 복잡한 신호 처리 과제를 해결하기 위해, 매트랩과 시뮬링크를 활용한 모델 기반 설계(MBD) 접근 방식을 도입했다. 이를 통해 알고리즘을 시스템 수준에서 설계하고 검증한 뒤 자동 HDL 코드 생성과 하드웨어 구현까지 가능해졌으며, FPGA 기반 실시간 처리 시스템의 개발 효율성과 구현 정확도를 동시에 향상시켰다. 실시간 신호처리 모듈을 개발하는 과정에서 ETRI 연구팀은 그래픽 프로그래밍 환경을 이용한 기존의 CPU 기반 실행 방식만으로는 정해진 시간 내에 다중 신호를 동시에 분석하고 처리해야 하는 성능 요구사항을 충족할 수 없음을 확인했다. 신호 간섭을 줄이기 위한 정합 필터 뱅크(matched filter bank)와 같은 병렬 처리 알고리즘은 실시간 실행이 필요했고, 직교 신호 수신기는 파이프라인 구조로 구현되어야 했다. 이에 연구팀은 이러한 성능 목표 달성을 위해 NI FPGA로의 전환이 필수라고 판단했다. 그러나 매트랩 알고리즘을 HDL 코드로 변환하는 과정은 비효율적이고 오류가 발생하기 쉬웠으며, 특히 알고리즘이 변경될 때마다 수동으로 코드를 업데이트해야 하는 문제가 있었다.  또한, 알고리즘과 HDL 코드 간의 구조적 불일치로 인해 디버깅 과정이 복잡해졌다.     이러한 문제를 해결하기 위해 연구팀은 알고리즘을 시뮬링크 모델로 변환한 후 HDL 코더(HDL Coder)를 통해 HDL 코드를 자동 생성하는 워크플로를 선택했다. 이러한 접근 방식을 통해 아키텍처, 고정소수점 데이터 타입, 구현 방법 등 FPGA 구현을 위한 다양한 설계 옵션을 쉽게 평가할 수 있었다. 또한 매스웍스의 HDL 베리파이어(HDL Verifier)를 활용해 생성된 HDL 코드와 원본 알고리즘의 동작을 코시뮬레이션을 통해 비교함으로써, 시스템 수준에서의 동작 검증과 성능 테스트를 효과적으로 수행했다. ETRI는 기존의 수동 코딩 워크플로 대비 HDL 코드 구현과 검증에 소요되는 시간과 노력을 약 50% 절감할 수 있었다. 더 나아가, 알고리즘 설계자와 하드웨어 엔지니어 간의 워크플로를 통합하여 반복 작업을 줄이고 인적 오류를 최소화했다. ETRI는 머신러닝 기반 알고리즘이 포함된 향후 프로젝트에서도 동일한 방식으로 HDL Coder를 활용한 자동 코드 생성을 적극 적용할 계획이다. 한국전자통신연구원 전파연구본부의 책임연구원인 김형중 박사는 “매트랩 펑션 블록(MATLAB Function blocks)을 사용하면 주요 알고리즘 코드 대부분을 별도 작업 없이 그대로 사용할 수 있어 특히 유용하다”면서, “HDL 전문 지식이 없어도 HDL 코더를 사용해 알고리즘을 HDL 코드로 쉽게 변환할 수 있었다”고 설명했다. 매스웍스코리아의 정승혁 애플리케이션 엔지니어는 “한국전자통신연구원의 직교형 레이더 신호 개발에서복잡한 신호처리 알고리즘을 FPGA 하드웨어로 효율적으로 구현하는 데 매트랩과 시뮬링크가 핵심 역할을 했다. 이번 성과는 매스웍스의 모델 기반 설계 접근법이 한국의 첨단 연구개발 프로젝트에서 실질적인 혁신을 가능하게 한다는 것을 보여준다”면서, “매스웍스는 앞으로도 한국의 선도적인 연구기관들과 지속적인 협력을 통해 차세대 기술 개발에 적극 지원할 것”이라고 말했다.

지멘스 디지털 인더스트리 소프트웨어, 지멘스 EDA 사업부는 Arm이 칩 설계 맞춤형 인프라 개발을 위한 에코시스템인 네오버스 컴퓨팅 서브 시스템(Neoverse Compute Subsystems : CSS)의 설계 플로의 일환으로, 자사의 반도체 설계 검증 설루션인 벨로체 스트라토 CS(Veloce Strato CS) 및 벨로체 프로FPGA CS(Veloce proFPGA CS)를 도입했다고 발표했다. 지멘스의 벨로체 CS 시스템은 현대 데이터센터의 요구사항에 부합하는 모듈형 블레이드 기반 구성으로 제공되며, 간편한 설치, 낮은 전력 소비, 높은 냉각 성능 그리고 컴팩트한 공간 효율성을 특징으로 한다. 벨로체 프로FPGA CS는 사용자의 유연성을 위해 데스크톱 실험실 버전으로도 제공된다.     벨로체 스트라토 CS는 높은 에뮬레이션 성능을 제공하면서 빠른 전체 가시성 디버그(fast full visibility debug)를 유지하며, 4000만 게이트(MG)에서 400억 게이트(BG)까지 확장 가능하다. 벨로체 프로FPGA PCIe 복합 장치(PCD) 기술은 Arm CSS 내에서 고객의 IP를 검증하기 위해 설계된 에뮬레이션 설루션 제품군이다. PCD 기술은 Arm Compliance Suite(ACS), PCIe 및 NVMe를 단일 통합 시스템 시각화 및 디버그 환경에 통합하며, 이는 벨로체 프로토콜 분석기(Veloce Protocol Analyzer)를 통해 제공된다. 벨로체 프로FPGA CS는 빠른 속도와 포괄적인 소프트웨어 프로토타이핑 설루션을 제공하며, 1개의 FPGA(VP 1902)에서 수백 개의 FPGA로 확장 가능하다. 지멘스 EDA는 “높은 성능과 함께 유연하고 모듈식 설계는 고객이 펌웨어, 운영 체제, 애플리케이션 개발 및 시스템 통합 작업을 크게 가속화하는 데 도움을 준다”고 설명했다. Arm의 카리마 드리디(Karima Dridi) PE총괄은 “시장 출시에 소요되는 시간은 우리의 파트너 생태계에 있어 점점 더 중요해지고 있으며, 이는 오늘날 컴퓨팅 시대에서 경쟁력을 유지하는 데 결정적인 요소”라면서, “네오버스 CSS의 핵심 구성 요소는 사전 검증(pre-validation) 및 검토(verification)이며, 이는 지멘스 벨로체 CS 시스템과 같은 혁신적인 신기술 도구의 채택을 통해 가능해졌다. 이로 인해 파트너들은 자체 실리콘 설루션을 보다 신속하게 시장에 출시할 수 있다”고 말했다. 지멘스의 장 마리 브루네(Jean Marie Brunet) 하드웨어 지원 검증 부문 부사장은 “Arm과의 협력을 벨로체 CS 시스템으로 확장하게 되어 매우 기쁘다. 벨로체 스트라토 CS는 벨로체 PCIe Composite Device와 함께 에뮬레이션 성능 향상을 제공하며, 고유하고 입증된 확장성을 갖추고 있다. 또한, AMD VP1902 어댑티브 SoC 기반의 벨로체 프로FPGA CS는 빠르고 확장 가능한 프로토타이핑 설루션을 제공한다”고 전했다. 또한 “벨로체 프로FPGA CS 시스템을 통해 우리는 하드웨어, 소프트웨어, 시스템 엔지니어가 직면한 다양한 과제를 해결하고 있다. Arm과의 오랜 관계는 시장 요구가 변화함에 따라 그들의 필요와 비즈니스 역학을 이해하는 데 있어 강력한 기반이 된다”라고 말했다.

매스웍스가 인텔의 자회사인 알테라(Altera)와 함께 알테라 FPGA(프로그래머블 반도체)의 무선 개발 가속화를 위한 협력 계획을 발표했다. 이를 통해 무선 시스템 엔지니어는 AI 기반 오토인코더를 사용해 채널 상태 정보(CSI) 데이터를 압축하고, 프론트홀 트래픽과 대역폭 요구사항을 크게 줄일 수 있게 된다. 또한 5G 및 6G 무선 통신 시스템을 다루는 엔지니어는 사용자 데이터 무결성을 보장하고, 무선 통신 시스템의 신뢰성과 성능 표준을 유지하는 동시에 비용을 절감할 수 있을 것으로 예상된다. 매스웍스는 알테라 FPGA에 특화된 AI 및 무선 개발을 강화하는 포괄적인 툴 제품군을 제공한다. ‘딥러닝 HDL 툴박스(Deep Learning HDL Toolbox)’는 FPGA 하드웨어에서 딥러닝 신경망을 구현하고자 하는 엔지니어의 요구사항을 충족한다. 딥러닝 HDL 툴박스는 ‘HDL 코더(HDL Coder)’의 기능을 활용함으로써, 사용자는 효율적인 고성능 딥러닝 프로세서 IP 코어를 커스터마이즈하고 구축 및 배포할 수 있다. 이는 표준 네트워크와 레이어를 지원함으로써 무선 애플리케이션의 성능과 유연성을 높인다. FPGA AI 스위트는 오픈비노(OpenVINO) 툴킷을 통해 널리 사용되는 산업 프레임워크의 사전 훈련된 AI 모델을 활용하여 알테라 FPGA에서 버튼 하나로 맞춤형 AI 추론 가속기 IP를 생성할 수 있도록 지원한다. 또한 FPGA AI 스위트는 FPGA 개발자가 쿼터스(Quartus) 프라임 소프트웨어 FPGA 플로를 사용해 AI 추론 가속기 IP를 FPGA 설계에 원활하게 통합할 수 있게 한다. 개발자들은 딥러닝 툴박스와 오픈비노 툴킷을 결합해 알테라 FPGA에서 AI 추론을 최적화할 수 있는 과정을 간소화할 수 있다.     알테라의 마이크 피튼(Mike Fitton) 버티컬 시장 담당 부사장 겸 총괄 매니저는 “매스웍스와 알테라의 협력을 통해 기업은 5G RAN(무선 접속 네트워크)에서 ADAS(첨단 운전자 보조 시스템)에 이르기까지 다양한 5G 및 6G 무선 통신 애플리케이션에 AI의 강력한 힘을 활용할 수 있게 됐다”면서, “개발자는 알테라의 FPGA AI 스위트(suite)와 매스웍스 소프트웨어를 활용해 알고리즘 설계부터 하드웨어 구현에 이르는 워크플로를 간소화하고, AI 기반 무선 시스템이 현대 애플리케이션의 엄격한 요구사항을 충족하도록 보장할 수 있게 됐다”고 말했다. 매스웍스의 후만 자린코우브(Houman Zarrinkoub) 수석 제품 매니저는 “AI 기반 압축은 통신 산업에 있어 매우 강력한 기술”이라며, “매스웍스 소프트웨어는 AI 및 무선 개발을 위한 강력한 기반을 제공한다. 무선 엔지니어는 매스웍스 툴과 알테라의 FPGA 기술을 통합해 고성능 AI 애플리케이션과 첨단 5G 및 6G 무선 시스템을 효율적으로 개발할 수 있다”고 말했다.

AMD는 광범위한 워크로드에서 높은 수준의 시스템 가속 성능을 달성할 수 있도록 설계된 적응형 SoC 플랫폼인 2세대 버설 프리미엄 시리즈(AMD Versal Premium Series Gen 2)를 공개했다. 2세대 버설 프리미엄 시리즈는 CXL 3.1(Compute Express Link 3.1)과 PCIe 젠6(PCIe Gen6) 및 LPDDR5X를 하드 IP 형태로 지원하는 디바이스이다. AMD는 차세대 인터페이스와 메모리 기술을 통해 프로세서와 가속기 간의 데이터 이동 및 액세스를 빠르고 효율적으로 처리할 수 있다고 설명했다. 또한, CXL 3.1과 LPDDR5X는 더 많은 메모리 자원을 보다 빠르게 활용할 수 있어 데이터센터, 통신, 테스트 및 측정, 항공우주 및 방위 산업 등 데이터 집약적 애플리케이션에서 요구하는 실시간 프로세싱 및 스토리지 요구사항을 충족한다.     AMD는 FPGA 기반 가속기와 같은 디바이스 및 프로세서 간의 상호 연결을 위한 개방형 산업 표준인 CXL을 지원한다. 2세대 버설 프리미엄 디바이스는 업계에서 PCIe 젠 6 및 CXL 3.1을 통해 호스트 CPU와 가속기 간의 고대역폭 연결을 지원한다. AMD는 “PCIe 젠 6은 PCIe 젠 4 또는 젠 5를 지원하는 경쟁 FPGA에 대비 2배~4배 빠른 속도를 발휘하며, PCIe 젠 6으로 실행되는 CXL 3.1은 CXL 2.1을 사용하는 경젱 제품에 비해 유사한 지연시간으로 두 배의 대역폭, 향상된 패브릭 및 일관성(coherency)을 제공한다”고 설명했다. 시스템 개발자는 2세대 버설 프리미엄 시리즈와 AMD 에픽(EPYC) CPU를 함께 사용하여 CXL 또는 PCIe를 통해 고성능 CPU에 연결된 최신 AMD FPGA 기반 디바이스를 활용할 수 있다. 이는 데이터 집약적 애플리케이션을 가속화하고, 급속도로 증가하는 데이터 요구를 충족한다. 이외에도, CXL은 메모리 일관성(memory coherency)을 제공하여 이기종 가속 컴퓨팅을 가능하게 한다.  AMD 2세대 버설 프리미엄 시리즈 적응형 SoC는 최대 속도 8533Mb/s의 LPDDR5X를 통해 메모리 대역폭을 개선함으로써 데이터 전송 및 실시간 응답 속도를 향상시킨다. 이러한 향상된 초고속 DDR 메모리를 통해 기존 LPDDR4 및 5 메모리를 탑재한 동급 경쟁 디바이스에 비해 최대 2.7배 더 빠른 호스트 연결을 제공한다는 것이 AMD의 설명이다. 또한, CXL 메모리 확장 모듈과의 연결을 통해 LPDDR5X 메모리만 사용할 때보다 최대 2.7배 더 높은 총 대역폭을 활용할 수 있다. 이를 통해 2세대 버설 프리미엄 시리즈는 여러 가속기로 확장 및 동적 할당이 가능한 메모리 풀링(Memory Pooling)을 지원함으로써 메모리 활용도를 최적화하고, 메모리 대역폭과 용량을 증가시킬 수 있다. 2세대 버설 프리미엄 시리즈 적응형 SoC는 여러 디바이스로 메모리 풀을 동적으로 할당하여 MH-SLD(Multi-Headed Single Logic Device)의 메모리 활용도를 개선한다. 이를 통해 패브릭이나 스위치를 사용하지 않고도 동작이 가능하며, 최대 두 개까지 CXL 호스트를 지원한다. 보안 기능이 강화된 2세대 버설 프리미엄 시리즈는 데이터 이동 및 저장 시 빠르고 안전하게 데이터를 전송한다. 이 디바이스는 하드 IP 형태로 통합된 PCIe IDE(PCIe Integrity and Data Encryption)를 지원하는 FPGA이다. 하드웨어 구조의 DDR 메모리 컨트롤러에 내장된 인라인 암호화(Inline Encryption)는 휴면 데이터를 보호하고, 400G의 고속 암호화 엔진은 디바이스가 최대 2배 더 빠른 속도로 사용자 데이터를 보호하고, 더 빠르고 안전한 데이터 트랜잭션을 제공할 수 있도록 지원한다. AMD는 2세대 버설 프리미엄 시리즈 개발 툴을 2025년 2분기에 출시하고, 반도체 샘플은 2026년 초에 제공될 예정이라고 밝혔다. 양산 제품은 2026년 하반기부터 출하될 예정이다. AMD의 적응형 및 임베디드 컴퓨팅 그룹 총괄 책임자인 살릴 라지(Salil Raje) 수석 부사장은 “시스템 설계자는 더 많은 데이터를 더 작은 공간에 저장하고, 보다 효율적으로 시스템 부품 간 데이터 이동을 처리할 수 있는 방법을 지속적으로 모색하고 있다”면서, “이번에 2세대 버설 제품군에 추가된 최신 제품은 AMD의 고객이 전반적인 시스템 처리량과 메모리 리소스 활용도를 개선하여 클라우드에서 에지까지 까다로운 애플리케이션에서 최상의 성능 및 역량을 달성할 수 있도록 지원한다”고 전했다.

효성인포메이션시스템이 블록 스토리지 어플라이언스인 ‘VSP One Block’을 출시하면서, 하나의 데이터 플레인을 기반으로 데이터 관리의 복잡성을 제거하고 데이터 보호 강화, 탄소 배출량 감소 등 고객의 데이터 관리 혁신을 지원한다고 밝혔다. 효성인포메이션시스템은 서로 다른 유형의 데이터 플랫폼을 통합 관리하는 ‘VSP(Virtual Storage Platform) One’ 전략을 전 제품군으로 확장시키고 있다. 현대화된 NAS 제품 VSP One File에 이어, 핵심 제품인 블록 스토리지 어플라이언스 VSP One Block 출시를 통해 AI 시대 기업이 데이터를 관리하고 활용하는 방식을 혁신할 수 있도록 지원한다. VSP One Block은 고객이 데이터 인프라 운영 시 가장 우선시하는 안정성, 단순성, 지속가능성, 보안 및 하이브리드 클라우드 연결에 중점을 두며, 데이터를 통해 새로운 수익을 창출하고 지속가능한 성장을 추진하도록 돕는다.     VSP One Block은 All NVMe 스토리지로 3개 신규 모델로 구성된다. PCIe Gen4 기반 최신 인텔 제논 사파이어 래피즈(Sapphire Rapids) 프로세서를 지원한다. 기본 2U 컨트롤러에 1.8PB 유효 용량으로 단위 면적당 용량 집적도를 높였다. 2개 NVMe드라이브 엔클로저를 추가한 용량 확장도 제공한다. 100Gb TCP NVMe와 64Gb FC-NVMe 기반으로 연결성을 강화하고 엔드 투 엔드 NVMe를 지원한다. VSP One Block은 하이브리드 클라우드 스토리지를 위한 데이터 기반을 제공하는 플랫폼이다. AWS에서 실행되는 VSP One SDS Cloud와 연계하여 하이브리드 클라우드 솔루션을 제공함으로써 데이터 관리 혁신을 지원한다. 사용 편의성과 보안 기능도 한층 강화됐다. 클라우드 기반 관리를 위한 옵스 센터 클리어 사이트(Ops Center Clear Sight), 동적 드라이브 보호 등 보완된 기능으로 사용 편의성과 업무 간소화를 보장한다. 특히, TIA(Thin Imaged Advanced) 스냅샷 소프트웨어는 의사 결정 지원, 데이터 보호 운영에 즉시 사용 가능한 사본을 빠르게 생성해준다. 보관 기간 동안 삭제/변조를 방지하는 변경 불가 스냅샷을 통해 데이터 기밀성, 규정 준수를 보장하며 구조화된 데이터를 랜섬웨어로부터 적극 방어한다. 전력 소비와 냉각 비용을 줄여주는 고급 전원 관리를 통해 친환경 데이터센터를 위한 탄소배출량 절감 기술을 적극 활용할 수 있다. VSP One Block은 애플리케이션의 스토리지 사용량이 적은 시간에 에코모드로 전환하여 에너지를 줄인다. 새로운 2세대 압축 하드웨어인 컴프레션 엑셀러레이터(Compression Accelerator)를 탑재, 새로운 FPGA 압축 알고리즘으로 압축/중복제거율을 향상시킨다. 이를 통해 NVMe 미디어 사용량을 최소화하여 에너지 소비를 줄이고 탄소 배출을 30~40%까지 감소시킨다. RAID6 수준의 DDP(Dynamic Drive Protection)를 통해 디스크 용량 효율성을 높이고 장애 시 빠른 디스크 재구성도 가능하다. 효성인포메이션시스템 양정규 대표이사는 “VSP One 전략은 변화하는 비즈니스 요구사항에 기업의 IT 인프라가 신속하게 적응하여 민첩성, 회복성, 비용 효율성을 보장하도록 지원한다”면서, “VSP One Block을 통해 성능과 지속가능성 목표를 모두 달성하고 데이터 관리 혁신을 위한 최상의 기술력을 제시하겠다”고 말했다.